


ATM CELL SWITCHING DEVICE

Patent number: JP9321770
Publication date: 1997-12-12
Inventor: SUGIMOTO SHIGERU; YAJIMA YOSHIYUKI
Applicant: OKI ELECTRIC IND CO LTD
Classification:
 - international: H04L12/28; H04Q3/00
 - european:
Application number: JP19960133216 19960528
Priority number(s): JP19960133216 19960528

Report a data error here

Abstract of JP9321770

PROBLEM TO BE SOLVED: To prevent the generation of cell abolition at the time of housing a slow line on an the side of outputting. **SOLUTION:** A cell received by line interface receiving parts 12-1 to 12-n are routed by an ATM(asynchronous transferring mode) switch 13 and the rate of it is matched by line interface transmission parts 14-1 to 14-m to be outputted to slow output lines 15-1 to 15-m. Then, when there is a fear that the parts 14-1 to 14-m abolish the cell by overflow, the output of the cell from the ATM switch 13 is stopped and the cell is stored in the output buffers 132-1 to 132-m of the ATM switch 13 to avoid the overflow of the parts 14-1 to 14-m to prevent cell abolition.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-321770

(43)公開日 平成9年(1997)12月12日

(51)Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 L 12/28		9466-5K	H 0 4 L 11/20	H
H 0 4 Q 3/00			H 0 4 Q 3/00	

審査請求 未請求 請求項の数7 O L (全 13 頁)

(21)出願番号 特願平8-133216

(22)出願日 平成8年(1996)5月28日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 杉本 茂

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

(72)発明者 谷島 良之

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内


(74)代理人 弁理士 香取 孝雄

(54)【発明の名称】 ATMセルスイッチング装置

(57)【要約】

【課題】 出力側に低速回線を収容するATM セルスイッチング装置におけるセル廃棄の発生を防止する。

【解決手段】 回線インタフェース受信部12-1~12-nにより受信したセルをATM スイッチ13によりルーティングを施し、回線インタフェース送信部14-1~14-mにより速度の整合を行って低速の出力回線15-1~15-mへ出力する。そして、回線インタフェース送信部14-1~14-mがオーバーフローによりセルを廃棄する恐れのあるとき、ATM スイッチ13からのセルの出力を停止し、そのセルをATM スイッチ13の出力バッファ132-1~132-m に蓄積することにより回線インタフェース送信部14-1~14-mのオーバーフローを回避してセル廃棄を防止する。



【特許請求の範囲】

【請求項 1】 セルを蓄積する出力バッファ部と該出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とを含む複数の出力バッファを有する ATM スイッチと、

前記出力バッファ部から出力されるセルを蓄積し、蓄積したセルを前記 ATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、該回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、前記出力バッファの出力バッファ読出制御部は、該出力バッファに対応する前記回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする ATM セルスイッチング装置。

【請求項 2】 セルを蓄積する出力バッファ部と該出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有する ATM スイッチと、前記出力バッファの各出力バッファ部から出力されるセルを蓄積し、蓄積したセルを前記 ATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、該回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、前記出力バッファのクラス別に設けた前記出力バッファ読出制御部の少なくとも一つは、該出力バッファに対応する前記回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする ATM セルスイッチング装置。

【請求項 3】 請求項 2 に記載の ATM セルスイッチング装置において、前記送信停止要求信号に基づいてセルの読出しを停止する出力バッファ読出制御部は、他の出力バッファ読出制御部よりクラスが低いことを特徴とする ATM セルスイッチング装置。

【請求項 4】 請求項 2 に記載の ATM セルスイッチング装置において、前記閾値は前記回線バッファ部のセルの最大蓄積量より小さいことを特徴とする ATM セルスイッチング装置。

【請求項 5】 セルを蓄積する出力バッファ部と該出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有する ATM スイッチと、前記出力バッファの各出力バッファ部から出力されるセルを蓄積し、蓄積したセルを前記 ATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、前記出力バッファ読出制御部に対応してクラス別

に設けられ、前記回線バッファ部に蓄積されるセルの量が予めクラス別に設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、

前記出力バッファの出力バッファ読出制御部は、該出力バッファに対応する前記回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする ATM セルスイッチング装置。

【請求項 6】 請求項 4 に記載の ATM セルスイッチング装置において、優先度が高いクラスの前記出力バッファ読出制御部は、閾値の大きい前記回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする ATM セルスイッチング装置。

【請求項 7】 セルを蓄積する出力バッファ部と該出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有する ATM スイッチと、前記出力バッファの各出力バッファ部から出力されるセルをクラス別に振り分けて出力するクラス振分処理部と、該クラス振分処理部から出力されるセルを蓄積し、蓄積したセルを前記 ATM スイッチのインタフェースよりも速度が低い回線に出力する複数の回線バッファ部および該回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部をクラス別に設けた回線バッファとを有する複数の回線インタフェース送信部とを備え、前記出力バッファのクラス別に設けた前記出力バッファ読出制御部の少なくとも一つは、該出力バッファに対応する前記回線インタフェース送信部の同一クラスの回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする ATM セルスイッチング装置。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】 この発明は ATM (Asynchronous Transfer Mode) セルスイッチング装置に関し、特に出力側に低速回線を収容する ATM セルスイッチング装置に関するものである。

【0002】

【従来の技術】 従来の ATM セルスイッチング装置は、入力回線からのセルを回線インタフェース受信部により受信し、これを出力バッファ型の ATM スイッチにおけるスイッチにより通信経路の選択 (ルーティング) を行うことにより ATM 交換を行い、ATM 交換後のセルを通信経路毎に設けた出力バッファ内の出力バッファ部に蓄積し、蓄積したセルを出力バッファ読出制御部により読み出して回線インタフェース送信部へ出力する。そして、出力したセルを回線インタフェース送信部内の回線バッファ

部に蓄積し、蓄積したセルを所定の速度で読み出して低速の出力回線へ出力するものであった。

【0003】ここで、ATM スイッチに使用されるLSIは、一般に、入出カインタフェースが155.52Mbps 以上であることが多いので、ATM スイッチの入出カインタフェースも155.52Mbps 以上となることが多い。このため、ATM スイッチに低速の、例えば、1.5 Mbps の出力回線を収容する場合、速度の整合が必要となる。そこで、ATM スイッチと出力回線との間に回線バッファ部を設けて速度の整合を行っていた。

【0004】ところで、通常、ATM ではコネクションの帯域は契約により決められ、通信はその帯域に対応する回線速度以下で行われる。しかし、例えば、その契約が統計多重効果を得るためにSCR（平均セルレート）等で行われている場合、複数回線から1回線への通信が同時に発生したり、データがバースト的に送信されたりすると、その回線の出力部で回線速度以上（契約以上）のセルが一時的に到着し、セルの輻輳が発生する。

【0005】例えば、1回線への通信が同時に発生して1.5 Mbps 以上（ただし、155.52Mbps 以下）になった場合、ATM スイッチの入出カインタフェースが155.52Mbps であるとする、セルはそのままATM スイッチの出力バッファ部を通して回線インタフェース送信部の回線バッファ部へ送出されるが、出力回線の速度は1.5 Mbps であるので、回線バッファ部においてセルの廃棄が発生する。そこで、回線バッファ部にFIFO（First-In First-Out）メモリ等を設置して、この一時的な輻輳によるセル廃棄を回避していた。

【0006】

【発明が解決しようとする課題】しかしながら、上述した従来のATM セルスイッチング装置では、回線バッファ部において発生するセル廃棄を防止するためには、多くのFIFOメモリを設置しなければならないという欠点があった。

【0007】本発明はこのような従来技術の欠点を解消し、多くのFIFOメモリを設置することなくセル廃棄を防止することのできるATM セルスイッチング装置を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明は上述の課題を解決するために、セルを蓄積する出力バッファ部とこの出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とを含む複数の出力バッファを有するATM スイッチと、出力バッファ部から出力されるセルを蓄積し、蓄積したセルをATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、この回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、出力バッファの出力バッファ読出制御部は、この

出力バッファに対応する回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする。

【0009】また、本発明は、セルを蓄積する出力バッファ部とこの出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有するATM スイッチと、出力バッファの各出力バッファ部から出力されるセルを蓄積し、蓄積したセルをATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、この回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、出力バッファのクラス別に設けた出力バッファ読出制御部の少なくとも一つは、この出力バッファに対応する回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする。

【0010】この場合、送信停止要求信号に基づいてセルの読出しを停止する出力バッファ読出制御部は、他の出力バッファ読出制御部より低いクラスのものとするとよい。

【0011】また、上記の閾値は回線バッファ部のセルの最大蓄積量よりも小さく設定するとよい。

【0012】また、本発明は、セルを蓄積する出力バッファ部とこの出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有するATM スイッチと、出力バッファの各出力バッファ部から出力されるセルを蓄積し、蓄積したセルをATM スイッチのインタフェースよりも速度が低い回線に出力する回線バッファ部と、出力バッファ読出制御部に対応してクラス別に設けられ、回線バッファ部に蓄積されるセルの量が予めクラス別に設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部とを有する複数の回線インタフェース送信部とを備え、出力バッファの出力バッファ読出制御部は、この出力バッファに対応する回線インタフェース送信部の回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする。

【0013】この場合、優先度が高いクラスの出力バッファ読出制御部は、閾値の大きい回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止するのがよい。

【0014】また、本発明は、セルを蓄積する出力バッファ部とこの出力バッファ部からセルを読み出して出力する出力バッファ読出制御部とをセルのクラス別に設けた複数の出力バッファを有するATM スイッチと、出力バッファの各出力バッファ部から出力されるセルをクラス別に振り分けて出力するクラス振分処理部と、このクラ

ス振分処理部から出力されるセルを蓄積し、蓄積したセルをATMスイッチのインタフェースよりも速度が低い回線に出力する複数の回線バッファ部およびこの回線バッファ部に蓄積されるセルの量が予め設定した閾値を超えたとき送信停止要求信号を出力する回線バッファ制御部をクラス別に設けた回線バッファとを有する複数の回線インタフェース送信部とを備え、出力バッファのクラス別に設けた出力バッファ読出制御部の少なくとも一つは、この出力バッファに対応する回線インタフェース送信部の同一クラスの回線バッファ制御部から出力される送信停止要求信号に基づいてセルの読出しを停止することを特徴とする。

【0015】

【発明の実施の形態】次に添付図面を参照して本発明によるATMセルスイッチング装置の実施例を詳細に説明する。図1は、第1の実施例のATMセルスイッチング装置を示すブロック図である。このATMセルスイッチング装置は、回線インタフェース受信部12-1~12-nにより受信したセルをATMスイッチ13によりルーティングを施し、回線インタフェース送信部14-1~14-mにより速度の整合を行って低速の出力回線15-1~15-mへ出力する。そして、回線インタフェース送信部14-1~14-mがオーバーフローを起こしてセルを廃棄する恐れが生じたとき、ATMスイッチ13からのセルの出力を停止し、そのセルをATMスイッチ13の出力バッファ132-1~132-mに蓄積することによりセル廃棄を防止するものである。

【0016】まず、本実施例の構成について説明する。図1において、回線インタフェース受信部12-1~12-nは、入力側が入力回線11-1~11-nに、出力側がATMスイッチ13の入力側にそれぞれ接続されていて、入力回線11-1~11-nとATMスイッチ13とのインタフェースの処理等を行うものである。ATMスイッチ13は、回線インタフェース受信部12-1~12-nからのセルについてルーティングを行うスイッチ131と、スイッチ131から出力されるルーティング後のセルを蓄積し、蓄積したセルを読み出して出力する出力バッファ132-1~132-mとを備えている出力バッファ型ATMスイッチであって、出力バッファ132-1~132-mの出力側は、対応する回線インタフェース送信部14-1~14-mの入力側に接続されている。

【0017】回線インタフェース送信部14-1~14-mは、ATMスイッチ13からのセルを蓄積し、蓄積したセルを所定の速度で読み出して出力する回線バッファ部141と、回線バッファ部141に蓄積されるセルの蓄積量を監視し、その蓄積量が予め設定された輻輳制御用閾値以上になったとき、送信停止要求信号を出力する回線バッファ制御部142とを備えており、回線バッファ部141の出力側は対応する低速の出力回線15-1~15-mに接続され、回線バッファ制御部142の出力側は対応する出力バッファ132-1~132-mの出力バッファ読出部134に接続されている。

【0018】なお、回線バッファ部141はFIFOメモリで構成してもよく、この場合、送信停止要求信号としてFIFOメモリのオーバーフロー信号等を使用することもできる。また、本実施例では、出力回線15-1~15-mにおける速度は、ATMスイッチ13の入出力インタフェースより低いものとする。

【0019】次に、本実施例の動作について、図1を用いて説明する。まず、回線インタフェース受信部12-1~12-nは、入力回線11-1~11-nにより送られてくるセルを受信し、これをATMスイッチ13へ出力する。ATMスイッチ13におけるスイッチ131は、回線インタフェース受信部12-1~12-nからのセルについて、そのヘッダ部内の情報に基づいて通信経路の選択（ルーティング）を行うことによりATM交換を行い、ATM交換後のセルを通信経路別に設けた出力バッファ132-1~132-mの該当する出力バッファへ出力する。ここで、出力バッファ132-1に着目すると、出力バッファ132-1における出力バッファ部133は、スイッチ131からのセルを蓄積し、出力バッファ読出制御部134は、出力バッファ部133に蓄積されるセルを読み出して、これを回線インタフェース送信部14-1へ送出する。

【0020】回線インタフェース送信部14-1における回線バッファ部141は、出力バッファ部133からのセルを蓄積し、これを所定の速度で読み出して出力回線15-1へ出力する。また、回線バッファ制御部142は、回線バッファ部141に蓄積されるセルの蓄積量を常時監視し、その蓄積量が予め設定された輻輳制御用閾値以上になったとき、ATMスイッチ13における出力バッファ132-1の出力バッファ読出制御部134へ送信停止要求信号を送出する。

【0021】ここで、この送信停止要求信号が送出される場合について説明する。先に述べたように、一般に、ATMスイッチ13の入出力インタフェースは155.52Mbps以上であるので、出力バッファ132-1に入力されるセルが155.52Mbps以下の速度であれば、出力バッファ132-1の出力バッファ部133がオーバーフローを起こすことはない。しかし、回線インタフェース送信部14-1の回線バッファ部141に接続される出力回線15-1は、ATMスイッチ13の入出力インタフェースに比べて低速であるので、複数回線から1回線へ同時に通信が発生し、その状態が継続する場合等には、回線バッファ部141はオーバーフローを起こし、この回線バッファ部141でセルの廃棄が生ずる。

【0022】例えば、入力回線の数4、出力回線の速度が1.5Mbpsとし、各入力回線から同時に1出力回線へ速度が1Mbpsのセルが送られてきた場合、ATMスイッチ13から回線インタフェース送信部14-1に4Mbpsのセルが送出されることになるので、この回線インタフェース送信部14-1の回線バッファ部141には4Mbpsと1.5Mbpsの差分に相当する量のセルが蓄積されていく。

このような状態が続くと、やがて回線バッファ部141におけるセルの蓄積量は予め設定された輻輳制御用閾値以上になり、回線バッファ制御部142は、送信停止要求信号をATMスイッチ13における出力バッファ132-1の出力バッファ読出制御部134へ送出する。

【0023】出力バッファ読出制御部134は、この送信停止要求信号を受信すると、出力バッファ部133からのセルの読出しを停止し、セルは出力バッファ部133に蓄積されていく。これにより、ATMスイッチ13から回線インタフェース送信部14-1へのセルの伝送が停止され、回線バッファ部141に蓄積されるセルの量は減少していく。したがって、回線バッファ部141のオーバーフローが回避され、セルの廃棄は防止される。また、回線インタフェース送信部14-1への出力が停止されたセルは、出力バッファ部133に蓄積され、この出力バッファ部133がオーバーフローを起こすまで廃棄されることはない。

【0024】複数回線から1回線への通信の集中がなくなり、回線インタフェース送信部14-1の回線バッファ部141に蓄積されるセルの量が所定値以下に減少すると、回線バッファ制御部142は、送信停止要求信号の出力を停止する。ATMスイッチ13における出力バッファ132-1の出力バッファ読出制御部134は、送信停止要求信号が断になると出力バッファ部133からのセルの読出しを再開する。出力バッファ部133に蓄積されていたセルは、回線バッファ部141へ送られ、出力回線15-1へ出力される。出力バッファ132-2～132-mおよび回線インタフェース送信部14-2～14-mの動作も、上述の出力バッファ132-1および回線インタフェース送信部14-1の動作と同じである。

【0025】以上説明したように第1の実施例によれば、回線インタフェース送信部14-1～14-mにおける回線バッファ部141のセル蓄積量が輻輳制御用閾値を超えたとき、ATMスイッチ13における出力バッファ132-1～132-mの出力バッファ部133からのセルの出力を停止してこれを出力バッファ部133に蓄積するので、従来技術に比べてセル蓄積容量を拡大することができ、それだけセルの廃棄を防止することができる。また、ATMスイッチ13内の出力バッファ部133を使用するので、回線バッファ141にメモリを増設する必要がないという利点もある。

【0026】図2は、第2の実施例のATMセルスイッチング装置を示すブロック図である。このATMセルスイッチング装置は、図1に示す第1の実施例と同様に、回線インタフェース受信部22-1～22-n、ATMスイッチ23および回線インタフェース送信部24-1～24-mを備えており、回線インタフェース受信部22-1～22-n、回線インタフェース送信部24-1～24-mは、第1の実施例における回線インタフェース受信部12-1～12-n、回線インタフェース送信部14-1～14-mとそれぞれ同様である。

【0027】しかし、ATMスイッチ23における出力バッ

ファ232-1～232-mは、第1の実施例と異なり、スイッチ231からのルーティング後のセルを、例えば、そのヘッダ部内のVPI/VCI（VPI:Virtual Path Identifier、VCI:Virtual Channel Identifier）値に基づいてクラス1とクラス2とに振り分けて出力するクラス振分処理部233、クラス振分処理部233からのクラス1のセルを蓄積するクラス1出力バッファ部234、このクラス1出力バッファ部234に蓄積されるセルを読み出して出力する出力バッファ読出制御部235、クラス振分処理部233からのクラス2のセルを蓄積するクラス2出力バッファ部236、およびこのクラス2出力バッファ部236に蓄積されるセルを読み出して出力する出力バッファ読出制御部237を有している。そして、出力バッファ読出制御部237の入力側は、対応する回線インタフェース送信部24-1～24-mの回線バッファ制御部242の出力側が接続されている。

【0028】なお、クラス振分処理部233におけるクラス振分けの際のクラス識別方法としては、例えば、VPI/VCI値をクラスに対応付けるテーブル（メモリ）をクラス振分処理部233に備え、そのテーブルに基づいてクラスを識別する方法、上記テーブルを回線インタフェース受信部22-1～22-nに備え、入力回線21-1～21-nからの入力時にそのテーブルに基づいてクラスを識別してそのクラスに対応するクラス識別ビットを装置内部独自の制御用セルヘッダに付加し、クラス振分処理部233でこのビットによりクラスを識別する方法等がある。

【0029】次に、本実施例の動作について、図2を用いて説明する。まず、回線インタフェース受信部22-1～22-nは、入力回線21-1～21-nにより送られてくるセルを受信し、これをATMスイッチ23へ出力する。ATMスイッチ23におけるスイッチ231は、回線インタフェース受信部22-1～22-nからのセルについて、そのヘッダ部内の情報に基づいてルーティングを行い、通信経路別に設けた出力バッファ232-1～232-mの該当する出力バッファへ出力する。ここで、出力バッファ232-1に着目すると、出力バッファ232-1におけるクラス振分処理部233は、ATMスイッチ23からのセルのクラスを識別してこれをクラス1とクラス2とに振り分け、クラス1のセルをクラス1出力バッファ部234へ、クラス2のセルをクラス2出力バッファ部236へ出力する。

【0030】クラス1出力バッファ部234は、クラス振分処理部233からのクラス1のセルを蓄積し、クラス2出力バッファ部236は、クラス2のセルを蓄積する。本実施例では、クラス1はクラス2より優位にあるものとし、両方の出力バッファ部にセルが蓄積されている場合、クラス1出力バッファ部234のセルを優先して読み出すものとする。したがって、クラス1出力バッファ部234にセルが蓄積されている場合、出力バッファ読出制御部235は、クラス2出力バッファ部236に優先してそのセルを読み出して回線インタフェース送信部34-1へ送

出する。しかし、クラス1出力バッファ部234にセルが蓄積されていない場合には、出力バッファ読取制御部237がクラス2出力バッファ部236からセルを読み出して回線インタフェース送信部34-1へ送出する。

【0031】回線インタフェース送信部24-1における回線バッファ部241は、ATMスイッチ23からのセルを蓄積し、これを所定の速度で読み出して出力回線25-1へ出力する。回線バッファ制御部242は、回線バッファ部241に蓄積されるセルの蓄積量を常時監視し、その蓄積量が予め設定された輻輳制御用閾値以上になったとき、ATMスイッチ23における出力バッファ232-1の出力バッファ読取制御部237へ送信停止要求信号を送出する。

【0032】出力バッファ読出制御部237は、この送信停止要求信号を受信すると、クラス2出力バッファ部236からのセルの読出しを停止する。これにより、クラス2出力バッファ部236からのセルの出力は停止され、セルはこの出力バッファ部に蓄積されていく。一方、クラス1出力バッファ部234は、クラス2出力バッファ部236とは無関係にセルを出力し、そのセルは回線インタフェース送信部24-1の回線バッファ部241に送られる。しかし、回線バッファ部241におけるセルの蓄積量は、クラス2出力バッファ部236が出力を停止した分だけ減少するので、オーバーフローが回避されてセルの廃棄が防止されることになる。出力バッファ232-2～232-mおよび回線インタフェース送信部24-2～24-mの動作も、上述の出力バッファ232-1および回線インタフェース送信部24-1の動作と同じである。

【0033】なお、回線バッファ部241がオーバーフローを起こす前に回線バッファ制御部242が送信停止要求信号を出力するように輻輳制御用閾値を設定すれば、回線バッファ部241はオーバーフローを起こさないで、クラス1出力バッファ部234から出力されるクラス1のセルは、廃棄されることなく、対応する出力回線25-1～35-mへ送出される。また、本実施例では、ATMスイッチ23における出力バッファ232-1～232-mの出力バッファ部を、クラス1およびクラス2の2個としたが、クラスは2個に限定されるものではなく幾つでもよい。この場合、回線バッファ制御部242の送信停止要求信号を、優先度の低いクラスの1または2以上の出力バッファ読出制御部に送出して、対応する出力バッファ部からのセルの出力を停止させる。

【0034】以上説明したように第2の実施例によれば、ATMスイッチ23における出力バッファ232-1～232-mに出力バッファ部および出力バッファ読出制御部をそれぞれクラス毎に設け、回線インタフェース送信部24-1～24-mにおける回線バッファ部241のセル蓄積量が輻輳制御用閾値を超えたとき、優先度の低いクラスの出力バッファ部からのセルの出力を停止することにより、ATMスイッチ23から回線インタフェース送信部24-1～24-mへのセル送信速度を抑制しているので、優先度の高いクラ

スの接続の輻輳を回避することができる。

【0035】したがって、優先度の高いクラスは、遅延変動が小さいことが要求される通信に好適である。また、優先度が低いクラスにおいても出力バッファ部のメモリが一杯になるまではセルの廃棄が発生しないので、クラスを使い分けることにより、トラヒックの特性に合った輻輳制御が可能となる。例えば、音声等のセル転送遅延の保証が必要とされるデータは優先度の高いクラスで取り扱い、セル損失の保証が必要とされるファイル転送等のデータは優先度の低いクラスで取り扱うことが考えられる。

【0036】図3は、第3の実施例のATMセルスイッチング装置を示すブロック図である。このATMセルスイッチング装置は、図2に示す第2の実施例と同様に、回線インタフェース受信部32-1～32-n、ATMスイッチ33、および回線インタフェース送信部34-1～34-mを備えており、回線インタフェース受信部32-1～32-n、ATMスイッチ33は、第2の実施例の回線インタフェース受信部22-1～22-n、ATMスイッチ23とそれぞれ同様である。

【0037】しかし、回線インタフェース送信部34-1～34-mは、第2の実施例と異なり、回線バッファ制御部を2個備えている。詳細には、ATMスイッチ33からのセルを蓄積し、蓄積したセルを所定の速度で読み出して出力する回線バッファ部341、この回線バッファ部341に蓄積されるセルの蓄積量を常時監視し、その蓄積量が予め設定された第1の輻輳制御用閾値以上になったとき送信停止要求信号を出力する回線バッファ制御部342、およびその蓄積量が予め設定された第2の輻輳制御用閾値以上になったとき送信停止要求信号を出力する回線バッファ制御部343を備えている。

【0038】そして、回線バッファ部341の出力側は対応する低速の出力回線35-1～35-mに、回線バッファ制御部342の出力側はATMスイッチ33における対応する出力バッファ332-1～332-mの出力バッファ読出制御部335に、回線バッファ制御部343の出力側は同じ出力バッファの出力バッファ読出制御部337にそれぞれ接続されている。したがって、例えば、第1の輻輳制御用閾値が第2の輻輳制御用閾値より大きい場合、回線バッファ部341のセル蓄積量が増加する、まず回線バッファ制御部343から送信停止要求信号が出力され、次いで回線バッファ制御部342から送信停止要求信号が出力されることになる。

【0039】次に、本実施例の動作について、図3を用いて説明する。回線インタフェース受信部32-1～32-nおよびATMスイッチ33は、入力回線31-1～31-nにより送られてくるセルに対して、図2に示す第2の実施例における回線インタフェース受信部22-1～22-nおよびATMスイッチ23と同様な動作をする。ここで、ATMスイッチ33における出力バッファ332-1に着目すると、出力バッファ332-1のクラス1出力バッファ部334はクラス1のセル

を、クラス 2 出力バッファ部 336 はクラス 2 のセルを、それぞれ回線インタフェース送信部 34-1 へ送出する。

【0040】回線インタフェース送信部 34-1 における回線バッファ 341 は、入力される ATM スイッチ 33 からのセルを蓄積し、これを所定の速度で読み出して出力回線 35-1 へ出力する。回線バッファ制御部 342 および 343 は、回線バッファ部 341 に蓄積されるセルの蓄積量を常時監視する。そして、回線バッファ制御部 342 は、その蓄積量が予め設定された第 1 の輻輳制御用閾値以上になったとき、ATM スイッチ 33 における出力バッファ 332-1 の出力バッファ読出制御部 335 へ送信停止要求信号を送出し、回線バッファ制御部 343 は、第 2 の輻輳制御用閾値以上になったとき、出力バッファ読出制御部 337 へ送信停止要求信号を送出する。

【0041】ところで、本実施例では、先述のようにクラス 1 はクラス 2 より優位にあるとしているので、第 1 の輻輳制御用閾値は第 2 の輻輳制御用閾値より大きい値に設定される。したがって、回線バッファ部 341 に蓄積されるセルの量が増加すると、そのセル蓄積量は、まず第 2 の輻輳制御用閾値を超えることになる。回線バッファ制御部 343 は、これを検知すると ATM スイッチ 33 における出力バッファ 332-1 の出力バッファ読出制御部 337 へ送信停止要求信号を送出する。

【0042】出力バッファ読出制御部 337 は、この送信停止要求信号を受信すると、クラス 2 出力バッファ部 336 からのセルの読出しを停止し、セルはこの出力バッファ部に蓄積される。これにより、回線インタフェース送信部 34-1 の回線バッファ部 341 におけるセルの蓄積量は、クラス 2 出力バッファ部 336 が出力を停止した分だけ減少し、クラス 1 出力バッファ部 334 からクラス 1 のセルが出力されていても回線バッファ部 341 のオーバーフローは回避される。したがって、クラス 1 のセルによる通信は継続される。

【0043】しかし、回線バッファ部 341 に蓄積されるセルの量がさらに増加して第 1 の輻輳制御用閾値を超えるような場合には、回線バッファ制御部 342 は、これを検知して ATM スイッチ 33 における出力バッファ 332-1 の出力バッファ読出制御部 335 へ送信停止要求信号を送出する。出力バッファ読出制御部 335 は、この送信停止要求信号を受信すると、クラス 1 出力バッファ部 334 からのセルの読出しを停止し、セルはこの出力バッファ部に蓄積される。これにより、クラス 1 出力バッファ部 334 からのセルの出力が停止され、回線バッファ部 341 におけるオーバーフローが回避されてセルの廃棄が防止される。

【0044】回線バッファ部 341 に蓄積されるセルの量が所定値以下に減少すると、回線バッファ制御部 342 は送信停止要求信号の出力を停止し、さらに減少すると、回線バッファ制御部 343 が送信停止要求信号の出力を停止する。ATM スイッチ 33 における出力バッファ 332-1 の

出力バッファ読出制御部 335、337 は、送信停止要求信号が断になると出力バッファ部 334、336 からのセルの読出しをそれぞれ再開する。これにより、出力バッファ部 334、336 に蓄積されていたセルは、廃棄されることなくそれぞれ回線バッファ部 341 へ送られ、出力回線 35-1 へ出力される。出力バッファ 332-2 ~ 332-m および回線インタフェース送信部 34-2 ~ 34-m の動作も、上述の出力バッファ 332-1 および回線インタフェース送信部 34-1 の動作と同じである。

【0045】なお、本実施例では、ATM スイッチ 33 における出力バッファ 332-1 ~ 332-m の出力バッファをクラス 1 およびクラス 2 の 2 個としたが、クラスは 2 個に限定されるものではなく幾つでも良い。この場合、クラス数に対応して、出力バッファ部、出力バッファ読出制御部、および回線バッファ制御部を設ける。

【0046】以上説明したように第 3 の実施例によれば、ATM スイッチ 33 における出力バッファ 332-1 ~ 332-m に出力バッファ部および出力バッファ読出制御部を、回線インタフェース送信部 34-1 ~ 34-m に回線バッファ制御部をそれぞれクラス毎に設け、回線インタフェース送信部 34-1 ~ 34-m の回線バッファ部 341 に対して複数の異なる輻輳制御用閾値を設定してこれを各クラスに割り当て、輻輳制御用閾値の小さい順に対応するクラスの出力バッファ部からのセルの出力を停止しているため、優先度の高いクラスの順に値の大きい輻輳制御用閾値を割り当てることにより、輻輳状態の大きさによって段階的に非優先クラスから送信を停止することができる。これにより、優先度の高いクラスの通信を確保することができる。例えば、ファイル転送などの通信で優先度を分けたい場合等に有効である。

【0047】図 4 は、第 4 の実施例の ATM セルスイッチング装置を示すブロック図である。この ATM セルスイッチング装置は、図 3 に示す第 3 の実施例と同様に、回線インタフェース受信部 42-1 ~ 42-n、ATM スイッチ 43、および回線インタフェース送信部 44-1 ~ 44-m を備えており、回線インタフェース受信部 42-1 ~ 42-n、ATM スイッチ 43 は、第 3 の実施例の回線インタフェース受信部 32-1 ~ 32-n、ATM スイッチ 33 とそれぞれ同様である。

【0048】しかし、回線インタフェース送信部 44-1 ~ 44-m は、第 3 の実施例と異なり、クラス振分処理部 441 および回線バッファ 442 を有している。ここで、クラス振分処理部 441 は、ATM スイッチ 43 からのセルをクラス 1 とクラス 2 に振り分けて回線バッファ部 442 へ出力するものである。振り分ける際のクラスの識別方法は、図 2 に示すクラス振分処理部 233 の場合と同じである。

【0049】回線バッファ 442 は、クラス振分処理部 441 から出力されるクラス 1 のセルを蓄積し、蓄積したセルを所定の速度で読み出して出力するクラス 1 回線バッファ部 443、この回線バッファ部 443 に蓄積されるセルの蓄積量が予め設定した第 1 の輻輳制御用閾値を超える

と、送信停止要求信号を出力する回線バッファ制御部444、クラス振分処理部441から出力されるクラス2のセルを蓄積し、蓄積したセルを所定の速度で読み出して出力するクラス2回線バッファ部445、およびこの回線バッファ部445に蓄積されるセルの蓄積量が予め設定した第2の輻輳制御用閾値を超えると、送信停止要求信号を出力する回線バッファ制御部446を備えている。

【0050】そして、回線バッファ制御部444の出力側は、ATMスイッチ43における対応する出力バッファ432-1~432-mの出力バッファ読出制御部435に、回線バッファ制御部446の出力側は、同じ出力バッファの出力バッファ読出制御部435にそれぞれ接続されている。なお、第1の輻輳制御用閾値と第2の輻輳制御用閾値は互いに無関係に設定することができる。

【0051】次に、本実施例の動作について、図4を用いて説明する。回線インタフェース受信部42-1~42-nおよびATMスイッチ43は、入力回線41-1~41-nにより送られてくるセルに対して、図3に示す第3の実施例における回線インタフェース受信部32-1~32-nおよびATMスイッチ33と同様な動作をする。ここで、ATMスイッチ43における出力バッファ432-1に着目すると、出力バッファ432-1のクラス1出力バッファ部434はクラス1のセルを、クラス2出力バッファ部436はクラス2のセルを、それぞれ回線インタフェース送信部44-1へ送出する。

【0052】回線インタフェース送信部44-1のクラス振分処理部441は、ATMスイッチ43からのセルをクラス別に振り分け、クラス1のセルを回線バッファ442のクラス1回線バッファ部443へ出力し、クラス2のセルをクラス2回線バッファ部445へ出力する。クラス1回線バッファ部443は、クラス振分処理部441からのクラス1のセルを蓄積し、これを所定の速度で読み出して出力回線45-1へ送出する。クラス2回線バッファ部445は、クラス振分処理部441からのクラス2のセルを蓄積し、これを所定の速度で読み出して出力回線45-1へ送出する。

【0053】次に、クラス1回線バッファ部443に蓄積されるセルの量が増大し、予め設定した第1の輻輳制御用閾値を超えた場合について考える。クラス1回線バッファ制御部444は、セルの蓄積量が第1の輻輳制御用閾値を超えたことを検知すると、ATMスイッチ43における出力バッファ432-1の出力バッファ読出制御部435へ送信停止要求信号を送出する。出力バッファ読出制御部435は、この送信停止要求信号を受信すると、クラス1出力バッファ部434からのセルの読出しを停止し、セルはこの出力バッファ部に蓄積される。これにより、クラス1回線バッファ部443におけるセルの蓄積量は減少し、オーバーフローが回避されてクラス1のセルの廃棄が防止される。クラス2回線バッファ部445に蓄積されるセルの量が増大して第2の輻輳制御用閾値を超えた場合にも、同様にして、クラス2のセルの廃棄が防止される。

【0054】そして、クラス1のセル廃棄防止とクラス

2のセル廃棄防止とは全く独立して行われ、クラス1に生ずる輻輳はクラス2には影響を与えず、クラス2に生ずる輻輳はクラス1に影響を及ぼすことはない。例えば、回線バッファ制御部446が送信停止要求信号を送出し、クラス2出力バッファ部436からのクラス2のセルの出力が停止されている場合でも、回線バッファ制御部444から送信停止要求信号が出力されていない限りクラス1出力バッファ部434からはクラス1のセルが出力される。また、回線バッファ制御部444および回線バッファ制御部446から同時に送信停止要求信号が出力され、クラス1出力バッファ部434およびクラス2出力バッファ部436からのセルの出力が停止される場合もある。

【0055】なお、本実施例では、クラス1出力バッファ部434、クラス2出力バッファ部436の両者についてその出力を制御しているが、例えば、クラス1回線バッファ部443におけるオーバーフローの発生が極めてまれである場合には、回線バッファ制御部444から出力バッファ読出制御部435への送信停止要求信号の出力を止めてもよい。また、本実施例では、クラス数が2個の場合について説明したが、2個に限定されるものではなく幾つでもよい。この場合、出力バッファ432-1~432-mにおける出力バッファ部および出力バッファ読出制御部、回線インタフェース送信部44-1~44-mにおける回線バッファ部および回線バッファ制御部をクラス数に応じて設ければよい。

【0056】以上説明したように第4の実施例によれば、ATMスイッチ43における出力バッファ432-1~432-mに出力バッファ部および出力バッファ読出制御部を、回線インタフェース送信部44-1~44-mに回線バッファ部および回線バッファ制御部をそれぞれクラス毎に設け、出力バッファ部から回線バッファ部へのセルの送出をクラス単位に制御しているので、クラス毎にセルの廃棄防止を行うことができる。また、クラス間の影響は完全に排除されており、例えば、クラス1のコネクションはクラス2のトラヒックの状態に影響を受けることはない。

【0057】

【発明の効果】このように第1の発明によれば、回線インタフェース部における回線バッファ部のセル蓄積量が所定量を超えたとき、ATMスイッチにおける出力バッファ部はセルの出力を停止してこれを蓄積するので、この出力バッファ部がオーバーフローするまでセルの廃棄を防止することができる。

【0058】第2の発明によれば、ATMスイッチにおける出力バッファに出力バッファ部および出力バッファ読出制御部をクラス毎に設け、回線インタフェース送信部の回線バッファ部のセル蓄積量が所定量を超えたとき、優先度の低いクラスの出力バッファ部から順にその出力を停止することにより、セルの廃棄を防止しているので、第1の発明と同様な効果が得られると共に、優先度の高いクラスの通信を継続させることができる。

【0059】第3の発明によれば、ATM スイッチにおける出力バッファに出力バッファ部および出力バッファ読出制御部を、回線インタフェース送信部に回線バッファ制御部をそれぞれクラス毎に設け、回線インタフェース送信部の回線バッファ部に対して複数の異なる輻輳制御用閾値を設定してこれを各クラスに割り当て、この輻輳制御用閾値に基づいて各クラスの出力バッファ部からのセルの出力停止を制御しているのが、優先度の高いクラスの順に値の大きい輻輳制御用閾値を割り当てることにより、非優先クラスから段階的に出力停止を行うことができる。これは、例えば、ファイル転送などの通信で優先度を分けたい場合等に有効である。もちろん、第1の発明と同様な効果も得られる。

【0060】第4の発明によれば、ATM スイッチにおける出力バッファに出力バッファ部および出力バッファ読出制御部を、回線インタフェース送信部に回線バッファ部および回線バッファ制御部をそれぞれクラス毎に設け、出力バッファ部から回線バッファ部へのセルの出力をクラス単位で制御しているのが、そのクラスに応じたセルの廃棄防止を行うことができる。また、クラス間の影響を完全に排除され、例えば、クラス1のコネクションはクラス2のトラヒックの状態に影響を受けることはない。もちろん、第1の発明と同様な効果も得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のATM セルスイッチング

装置を示すブロック図である。

【図2】本発明の第2の実施例のATM セルスイッチング装置を示すブロック図である。

【図3】本発明の第3の実施例のATM セルスイッチング装置を示すブロック図である。

【図4】本発明の第4の実施例のATM セルスイッチング装置を示すブロック図である。

【符号の説明】

12-1～12-n、22-1～22-n、32-1～32-n、42-1～42-n

回線インタフェース受信部

13、23、33、43 ATM スイッチ

14-1～14-m、24-1～24-m、34-1～34-m、44-1～44-m

回線インタフェース送信部

131、231、331、431 スイッチ

132-1～132-m、232-1～232-m、332-1～332-m、432-1～432-m

出力バッファ

133、234、236、334、336、434、436 出力バッファ部

134、235、237、335、337、435、437 出力バッファ読出制御部


233、333、433、441 クラス振分処理部

442 回線バッファ

141、241、341、443、445 回線バッファ部


142、242、342、343、444、446 回線バッファ制御部

【図1】




第1の実施例のATMセルスイッチング装置

【図2】




第2の実施例のATMセルスイッチング装置

【図 3】



第3の実施例のATMセルスイッチング装置

【図 4】



第4の実施例のATMセルスイッチング装置